

(11)Publication number:

2002-185085

(43)Date of publication of application: 28.06.2002

(51)Int.CI.

H01S 5/343 H01S 5/02

(21)Application number: 2000-376846

(71)Applicant: SHARP CORP

(22)Date of filing:

12.12.2000

(72)Inventor: KAMIKAWA TAKESHI

ITO SHIGETOSHI

# (54) NITRIDE-BASED SEMICONDUCTOR LASER ELEMENT AND METHOD OF DIVIDING CHIP (57) Abstract:

PROBLEM TO BE SOLVED: To enable a semiconductor laser element to be divided into chips with accuracy at a yield of ≥90% and to have excellent end faces by controlling the surface roughness of the rear surface of a nitride semiconductor substrate.

SOLUTION: The semiconductor laser element is divided into the chips at a high yield, by adjusting the surface roughness Ra of the rear surface, namely, the surface on which the semiconductor layer is not formed of the GaN−based semiconductor substrate composed of a semiconductor wafer, which is constituted by laminating a semiconductor layer upon a hexagonal GaN substrate and has cleavage planes on its side faces to ≤300 Å.

#### **LEGAL STATUS**

[Date of request for examination]

15.01.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

## (12)公開特許公報 (A)

#### (11)特許出願公開番号

# 特開2002-185085

(P2002-185085A) (43)公開日 平成14年6月28日(2002.6.28)

(51) Int. Cl. <sup>7</sup>

識別記号

FΙ

テーマコード (参考)

H01S 5/343 5/02 610

H01S 5/343 5/02 610

5F073

審査請求 未請求 請求項の数3 OL (全14頁)

(21)出願番号

特願2000-376846(P2000-376846)

(22)出願日

平成12年12月12日(2000.12.12)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 神川 剛

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 伊藤 茂稔

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100102277

弁理士 佐々木 晴康 (外2名)

Fターム(参考) 5F073 AA73 AA74 CA17 CB19 DA34

(54) 【発明の名称】窒化物系半導体レーザ素子及びチップ分割方法

#### (57)【要約】

【課題】 GaN基板を用いたLD素子の分割方法として用いられていた、基板裏面をスクライブして、基板に形成されたエピ膜側からブレーキング刃をあてて、押し割る方法では、クラックやチッピングが多数発生して、共振器長を一定にして歩留まり良くチップに分割することができなかった。

【解決手段】 本発明において、六方晶GaN基板上に 半導体層が積層形成された半導体ウエハーであって、基 板であり、また側面に、へき開面を有するGaN系半導 体基板の裏面、つまり半導体層が形成されていない面の 表面ラフネスRaが300オングストローム以下とする ことで歩留まり良くチップ分割を行うものである。

#### 【特許請求の範囲】

【請求項1】 窒化ガリウム系半導体基板と、基板上に 積層された半導体層を備えた窒化物系半導体レーザ素子 において、窒化ガリウム系半導体基板の裏面の表面ラフ ネスRaが300Å以下であることを特徴とする窒化物 系半導体レーザ素子。

【請求項2】 前記基板には、C1が添加されていることを特徴とする請求項1に記載の窒化物系半導体レーザ素子。

【請求項3】 基板上に半導体積層構造を形成する工程と、基板の所定の位置に傷をつける工程と、傷に沿って、基板を劈開で分割するチップ分割方法において、半導体積層構造を形成する工程と基板の所定の位置に傷をつける工程の間に、基板裏面のラフネスRaを300A以下になるように研磨する工程を含むことを特徴とするチップ分割方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は青色LD(レーザ)に使用される窒化ガリウム系化合物半導体チップの製造法にかかわり、特にGaN系基板上に積層された窒化ガリウム系化合物半導体ウエハーからチップに切り出すための切断方法に関するものである。

#### [0002]

【従来の技術】従来、窒化物半導体は発光素子やパワー デバイスとして、利用または研究されている。たとえ ば、発光素子の場合、その構成する組成を調整すること により、理論的には青色から橙色までの幅の広い波長で 発光素子として利用することができる。近年、その特性 利用して青色発光ダイオードや緑色発光ダイオードの実 用化がなされ、また、窒化物半導体レーザとして青紫色 半導体レーザが開発されてきている。ジャパニーズジャ ーナルオブアプライドフィジクス(Jpn. J. App 1. Phys. Vol. 38 (1999) Pt. 2. N o. 2B pp. 184-186) に記載されているG a N基板を用いた青色 L D (半導体レーザ)素子を図1 6に示す。以下に本素子の構造を説明する。基板とし て、GaN基板200、nクラッド層201のn-Al 。。,Ga。」,N、nガイド層202のnーGaN、MQ W(多重量子井戸構造)活性層203、拡散防止層20 4のp-Alous Gaous N、pガイド層205のp-GaN、pクラッド層206のp-Alocof Ga 。. s 3 N 、 p コンタクト層 2 O 8 の p - G a N である。さ らに、pクラッド層206のp-Alo.orGao.ooN、 p コンタクト層208のp-GaNが、メサ状にエッチ ングされてpクラッド層206のp-AlocorGaocos N、pコンタクト層208のp-GaN上に、SiO: の誘電体膜207が形成されている。209はp電極で ある。GaN基板200の裏面(窒化物半導体膜が形成 されていない面)には、n電極210が形成されてい

る。また、図16の紙面に向いた面211は、レーザの 共振器のミラー端面であり、劈開により形成されてい る。

#### [0003]

【発明が解決しようとする課題】しかしながら、本従来例のGaN基板を用いたLD素子の例では、チップ分割方法に関しての詳細な記述はなかった。本発明者らが、六方晶GaN基板を用いたウエハーの劈開を試みたところ、共振器長をばらつきなく一定の長さで歩留まり良く10分割するは困難であった。これは、劈開方向である<11-20>方向に罫書き線を入れた場合であっても、六方晶であるGaNでは、この劈開方向と60度をなす角度も劈開方向となる。このため、図14に示すように<11-20>方向に入れた罫書き線に対して斜めに割れてしまうことが原因であった。

#### [0004]

【課題を解決するための手段】本発明の窒化物系半導体レーザ素子は、窒化ガリウム系半導体基板と、基板上に積層された半導体層を備えた窒化物系半導体レーザ素子において、窒化ガリウム系半導体基板の裏面の表面ラフネスRaが300Å以下であることを特徴とする。

【0005】さらに、本発明の窒化物系半導体レーザ素 子は、Clが添加されていることを特徴とする。

【0006】本発明のチップ分割方法は、基板上に半導体積層構造を形成する工程と、基板の所定の位置に傷をつける工程と、傷に沿って、基板を劈開で分割するチップ分割方法において、半導体積層構造を形成する工程と基板の所定の位置に傷をつける工程の間に、基板裏面のラフネスRaを300Å以下になるように研磨する工程30を含むことを特徴とする。

【0007】なお、本明細書において、半導体膜表面のラフネスを示す指標としてRa(平均粗度)を用いた。この定義に関しては以下に述べる通りである。Raは中心線を基準とした粗度曲線の平均値で、次式によって計算されるものである。

[0008]

【数1】

# $Ra(1/L)\int_{0}^{L}|f(x)|dx$

【0009】ここで、Lは粗度曲線の長さで通常 250  $\mu$  m程度とする、f(x) は中心線を基準にした粗度曲線とする。本実施例においてラフネスの測定は、AS UBSIDIARY OF VEECO INSTRUMENTS INC社製DEKTAK 3STを用いて測定した。測定条件として、測定長  $250\mu$  m、測定時間 3s、触針圧 30m g、水平分解能  $1\mu$  m/s am p 1

10

e で行っている。

#### [0010]

【発明の実施の形態】一般に、窒化物半導体の結晶成長 を行う方法としては、有機金属気相成長法(以下MOC VD法という)、分子線エピタキシー法、ハイドライド 気相成長法(以下HVPE法という)、で行うのが通例 であり、どの結晶成長法を用いてもよい。以下に、基板 としてGaN基板を用い、成長法としてMOCVD法を 用いて製造した窒化物半導体レーザの例について記述す る。基板としては、窒化物半導体で構成されている基板 であれば良く、Al, Ga, In, N<sub>1-x-x</sub> 一, 基板であっ ても良い。また、Al, Ga, In, N<sub>1-1</sub>, -, -, 基板(六 方晶系)の窒素元素の内、約10%程度以下が、P、A s、Sbの他のV族元素に置換されていてもよい。特 に、窒化物半導体レーザの場合、垂直横モードの単峰化 のために、クラッド層よりも屈折率の低い層が該クラッ ド層の外側に接している必要があり、AlGaN基板を 用いるのが最良である。また、本発明の場合、用いる基 板は、窒化物半導体のC面基板が好ましい。基板面のオ フ角度は±3度は適用の範囲とする。

【0011】次に本発明のチップ分割を行った、半導体 レーザ素子の一般的な構造およびその製造方法について 説明する。

【0012】図1は、窒化物半導体レーザ構造を示して おり、C面(0001) n型GaN基板100、n型G aNバッファ層101、n型AlxiGayiIni-xi-yi Nクラッド層102、活性層103、p型Al,2Ga,2 In<sub>1-x2-x2</sub>Nクラッド層104、p型GaNコンタク ト層105、n型電極106、p型電極107、SiO 2108から構成されている。以下に図1の窒化物半導 体レーザの製造方法について説明する。

【OO13】まず、HVPE法で種基板(例えば、サフ ァイア基板)上に厚膜のGaNを積層し、その後、研磨 でサファイア基板を剥き取り、厚さ400μm、大きさ 2インチゥのC面 (0001) n型GaN基板100を 作製した。該n型GaN基板のn型極性は、Siをドー ピングすることによって得られ、該Siの濃度は、2× 10<sup>18</sup> c m<sup>3</sup> であった。さらに、前記n型G a N基板中 に約8×10<sup>16</sup> c m<sup>-3</sup>の塩素 (C1) をドーピングして いる。次に、MOCVD装置に、前記n型GaN基板1 00をセットし、1050℃の成長温度でn型GaNバ ッファ層101を100nm形成した。この時、リアク ター内には、III族原料、N<sub>2</sub>とH<sub>2</sub>とNH<sub>3</sub>を流して いる。このn型GaNバッファ層は、種基板からn型G a N基板を剥き取るときに生じたn型G a N基板の表面 歪みの緩和、表面モフォロジや表面凹凸の改善(平坦 化) を目的に設けた層であり、無くても構わない。 n型 GaNバッファ層101を形成後、続けて0.8μm厚 のn型Al, Ga, In, , , , , Nクラッド層102を 形成した。次に、基板の温度を700℃~800℃程度 50 ールを行わなくとも、成長後すでにp型化の特性を示し

に下げ、3周期の、厚さ2nmのIn1-73Gav3N井戸 層と厚さ4 n mの I n<sub>1-1</sub>, G a<sub>1</sub>, N障壁層より構成され る活性層(多重量子井戸層)103を成長する。この 時、y3<y4である。その際、SiH,は供給しても よいし、供給しなくてもよい。次に、基板温度を再び1 050℃まで昇温して、0.1 μ m厚みの p型A l,2 G a,2 I n<sub>1-x2-y2</sub> N層104を成長する。その後、0. 1 μ mの厚みの p 型G a Nコンタクト層 1 0 5 を成長し た。

【0014】本実施の形態の活性層103は、3周期か らなる多重量子井戸構造を作製したが、その他の周期構 造でも良く、井戸層のみの単一量子井戸構造でも良い。 活性層を構成する井戸層および障壁層はInGaNから 構成されていれば良く、所望の発光波長に応じて井戸層 あるいは障壁層のIn組成、もしくは井戸層厚を変化さ せればよい。

【0015】活性層が単一量子井戸で、発光波長が37 0 nm以下の場合は、井戸層はGaNから構成されてい るのが好ましく、少なくとも極性を示す不純物がドープ 20 されていなければならない。また、n型クラッド層10 2とp型クラッド層104は少なくともA1を含む窒化 物半導体から構成されていなければならない。

【0016】活性層が多重量子井戸から構成されてい て、発光波長が370nm以上の場合は、井戸層はIn GaNから構成されていて、障壁層は少なくともGaN もしくはAIを含む窒化物半導体でなければならなく、 少なくとも井戸層もしくは障壁層の何れかに極性を有す る不純物がドープされていなければならない。上記活性 層中の井戸層または障壁層にドープする極性を有する不 30 純物は、Si、Ge、O、C、Zn、Be、Mgの何れ かが好ましい。

【0017】p型GaNコンタクト層105のp型不純 物濃度は、p型電極107の形成位置に向かって、p型 不純物濃度を高くする方が好ましい。このことによりp 型電極形成によるコンタクト抵抗を低減する。また、p 型化不純物にMgを用いる場合は、Mgの活性化を妨げ p層中の残留水素を除去するために、p型層成長中に微 量の酸素を混入させてもよい。

【0018】この様にして、p型GaNコンタクト層1 05を成長後、MOCVD装置のリアクター内を全窒素 キャリアガスとNH。の混合ガスに変えて、60℃/分 で温度を降下させた。基板温度が850℃に達した時点 で、NH。の供給を停止して、5分間、前記基板温度で 待機してから、室温まで降下させた。上記基板の保持温 度は650℃から900℃の間が好ましく、待機時間 は、3分以上15分以下が好ましかった。また、降下温 度の速度は、30℃/分以上が好ましい。このようにし て作製された成長膜をラマン測定によって評価した結 果、前記手法により、従来、利用されているp型化アニ ていた。また、p型電極形成によるコンタクト抵抗も低 減していた。

【0019】次に、p型GaNコンタクト層105上に SіО:108を蒸着する。その後、フォトリソとエッ チングによりSiO<sub>2</sub>を3μm幅のストライプで除去す る。次に図1のように、p型GaNコンタクト層105 とSiO:108上に、Pd (10nm) /Mo (10 nm) /Au (150nm) の順に、p型電極107を リソグラフィー技術でパターン形成した後、微量の酸素 を導入しながら、N<sub>2</sub>雰囲気中でアニールを行った。こ のことにより、p型電極形成によるコンタクト低抗の低 抵抗化が得られた。

【0020】図2にn型電極の形成までのプロセス手順

を示す。図2(a)において、301はGaN基板、3 02は図1におけるn型GaNバッファ層からp型Ga Nコンタクト層105までのエピ膜で、303はp型電 極、304はn型電極である。まず、上記エピウエハー のGaN基板側を研削機により研削して、塩素ドーピン グされたGaN基板301の厚さを150μmにする (図 2 (b))。その後、研磨機により、初めは $15\mu$ mダイヤモンドスラリーを用いて研磨し、研削した結果 できた基板裏面のダメージ層を除去する。この時、研削 によってできた基板裏面のダメージ層はできるだけ除去 しておく必要がある。ダメージ層は、およそ15μm程 度になると考えられる。このダメージ層を除去しない と、基板をスクライブやブレーキングした時に、意図し ない方向に割れてしまう事がある。ダメージ層除去と基

板裏面のラフネス調整のために、粒径15μm以下(6  $\mu$  m、  $3\mu$  m、  $1\mu$  m等) のダイヤモンスラリーを用い

研磨し、基板裏面のラフネスを300Å以下にする(図

2 c)。好ましくは100 Å以下にする。

【0021】次に、GaN基板301の研磨した側に、 Ti (30nm) / Al (200nm) によるn型電極 304を、リソグラフィー技術でパターン形成する。こ の時、表面のp型電極303の形成位置と真反対側に、 n型電極を形成し、且つ、スクライブすべく互いの電極 が被覆されていない領域を一致させる。(図2d)図2 においてはn型電極はp型電極と同様のパターンで形成 しているが、後述の実施例のように基板裏面全面に形成 する場合もある。

【0022】以下に本発明のチップ分割の方法につい て、いくつかの例を説明する。

(実施の形態1) 図3を用いて本発明のチップ分割方法 の例を説明する。図3において、401はp型電極、4 02はn型電極、403はエピ膜、404はGaN基 板、405は罫書き線である。本実施例の基板裏面のラ フネスは30Åであった。前記方法によりn型電極まで 形成したエピウエハーのGaN基板404側に、ダイヤ モンド針でスクライブすることにより、図3に示すよう

体に対して<11-20>である。罫書く部分は基板の 周囲から1~2mm程度である。スクライブ装置で罫書 き線を入れる際、ダイヤモンド針の針圧(針を基板に押 さえつける圧力)を適当な値にすることにより、スクラ イブしただけで前記エピウエハーを分割することも可能 であり、本発明においては、スクライブしただけで素子 を分割しても、次に行うブレーキングによって素子を分 割しても結果に何ら違いはなく、どちらで行ってもよ い。このブレーキングでは、先に入れた罫書き線に一致 10 するようにブレーキング刃をエピ面側(スクライブを入 れた面と逆面) から当ててウエハーを押し割る。このよ うにすることで素子を図4に示すようにバー501の状 態に分割することが可能である。図4において、501 はバー、502は罫書き線、503はチップである。次 に、このバーの基板側 (n型電極側) に、図4に示すよ うに、<1-100>方向に、周囲から1~2mm程度 で罫書き線502を入れる。 更に先に入れた罫書き線5 02に一致するようにブレーキング刃をエピ面側(スク ライブを入れた面と逆面)から当ててブレーキングする 20 事により、一つのチップ単位503に分割する。上記で 示した方法を用いて、2インチφのウエハーから共振器 長350μmのチップを多数得た。チップの切断面にク ラック、チッピングが発生しておらず、外形不良の無い 物であり、共振器長が設定の350μm±3μmに収ま っていおり、チップの歩留まりは95%であった。

【0023】図15にGaN基板裏面のラフネスと歩留 まりとの相関を示す。95%以上の歩留まりで、所望の 形状でチップ分割できたのは、GaN基板面のラフネス を300Å以下(本実施例に関しては30Å)の状態に したためである。これよりラフネスが大くきくなると (Ra=390Å)、スクライブした際、表面の凹凸に より、図14に示すように、意図しない方向に亀裂が生 じウエハーが割れてしまうことが分かった。この時、図 15に示すように、歩留まりは55%以下になってしま った。逆に、ラフネスの値は小さいほど良いがラフネス 10 A以下に小さくしてもあまり歩留まりの向上は見ら れない。10Åにしても何ら問題はない(図15)。

(実施の形態2)図5、図6に本実施の形態のチップ分 割方法の概略図を示す。601はp型電極、602はn 40 型電極、603はエピ膜、604はGaN基板、605 は罫書き線である。本実施の形態のGaN基板裏面のラ フネスは10Åであった。前述の方法でn型電極まで形 成したエピウエハーのGaN基板603側に、ダイヤモ ンド針でスクライブすることにより、く11-20>方 向に罫書き線605をいれる。図5に示すように、罫書 く部分はウエハーの端から端までとする。次に、ブレー キングによってウエハーを図6に示すようなバー701 の状態に分割する。このブレーキングでは、先に入れた **罫書き線601に一致するようにブレーキング刃をエピ** に、罫書き線405をいれる。罫書く方向は窒化物半導 50 面側(スクライブを入れた面と逆面)から当ててウエハ

40

ーを押し割る。このようにすることでウエハーをバーに 分割することが可能である。次に、図6に示すようにバ -701の基板側に<1-100>方向へウエハーの端 から端までスクライブすることにより、に罫書き線70 2をいれる。更にく1-100>方向へいれた罫書き線 702に一致するようにブレーキング刃をエピ面側 (ス クライブを入れた面と逆面)から当ててブレーキングす る事により、一つのチップ単位703に分割する。上記 で示した方法を用いて、2インチゅのウエハーから18 0μm角のチップ703を多数得た。本実施例に関し

【0024】チップの切断面にクラック、チッピングが 発生しておらず、外形不良の無い物であり、共振器長が 設定の180μm±3μmに収まっているチップの歩留 まりは95%であった(図15)。

て、用いたウエハーのRaは10Åであった。

【0025】 (実施の形態3) 図7、図8に本実施の形 態のチップ分割方法の概略図を示す。n電極形成までは 前述の方法と全く同様の工程で行う。本実施の形態の基 板裏面のラフネスRaは204Åであった。次に図7に 示すように、<11-20>方向へウエハーの周囲から 1~2mm程度をスクライブすることにより、エピ面側 に罫書き線805をいれる。図7において、801はp 型電極、802はn型電極、803はエピ膜、804は GaN基板、805は罫書き線である。次に、ブレーキ ングによってウエハーを図8に示すバー901の状態に 分割する。このブレーキングでは、先に入れた罫書き線 805に一致するようにブレーキング刃をGaN基板8 04側(スクライブを入れた面と逆面)から当ててウエ ハーを押し割る。このようにすることでウエハーをバー に分割することが可能である。次に、図8に示すように バー901のエピ面側<1-100>方向へウエハーの 周囲1~2mm程度をスクライブすることにより罫書き 線902をいれる。図8のように、<1-100>方向 へいれた罫書き線902に一致するようにブレーキング 刃をGaN基板側 (スクライブを入れた面と逆面) から 当ててブレーキングする事により、一つのチップ単位9 03に分割する。

【0026】上記で示した方法を用いて、2インチャの ウエハーから共振器長500μmのチップを多数得た。 【0027】本実施例に関して、用いたウエハーのRa は204Åであった。チップの切断面にクラック、チッ ピングが発生しておらず、外形不良の無い物であり、共 振器長が設定の500μm±3μmに収まっているチッ プの歩留まりは93%であった(図15)。

【0028】さらに、本実施の形態で示した劈開方法 で、形成された端面(従来例の図16における211に あたる) は平坦性が高い良好なミラー面が得られる事が 分かった。AFM (atomic force mic roscope)で劈開端面のラフネスを測定したとこ ろ、RMS(中心線から荒さ曲線までの偏差の二乗の平 50 当ててウエハーを押し割る。このようにすることでウエ

方根を表し、本請求項で表現したRaとは異なる。: R oot Mean Square) 0.1nm程度であ った。測定方向は基板面に平行方向に長さ4 µ m測定し た。本実施例で作成されたレーザ素子はミラー損失が他 の方法で劈開した場合に比べ低く、20%程度、低閾値 の駆動電流で発振することが分かった。これは、活性層 が近い、エピ面側をスクライブして罫書き線を入れた方 が、活性層から遠い基板裏面に罫書き線を入れるより、 劈開される際、端面が荒れるなどの影響が少ないためで 10 あり、更に裏面からブレーキングの刃を入れるため膜に ダメージを与えないため良好な特性、および端面が得ら れると考えられる。

(実施の形態4) n型電極形成までは前述と全く同様の 工程で行う。本実施の形態の基板裏面のラフネスRaは 280Åであった。エピ面側を<11-20>方向へウ エハーの端から端までスクライブすることにより、に罫 書き線をいれる。次に、ブレーキングによってウエハー をバーの状態に分割する。このブレーキングでは、先に 入れた罫書き線に一致するようにブレーキング刃をG a N基板側(スクライブを入れた面と逆面)から当ててウ エハーを押し割る。このようにすることでウエハーをバ 一に分割することが可能である。次に、バーのエピ面側 を<1-100>方向へウエハーの端から端までスクラ イブすることにより罫書き線をいれる。更に<1-10 0>方向へいれた罫書き線に一致するようにブレーキン グ刃をGaN基板側(スクライブを入れた面と逆面)か ら当ててブレーキングする事により、一つのチップ単位 に分割する。

【0029】上記で示した方法を用いて、2インチャの ウエハーから1000μm角のチップを多数得た。

【0030】本実施例に関して、用いたウエハーのRa は280Åであった。チップの切断面にクラック、チッ ピングが発生しておらず、外形不良の無い物であり、共 振器長が設定の $1000\mu$ m± $3\mu$ mに収まっているチ ップの歩留まりは90%であった(図15)。これは、 活性層が近い、エピ面側をスクライブして罫書き線を入 れた方が、活性層から遠い基板裏面に罫書き線を入れる より、劈開される際、端面が荒れるなどの影響が少ない ためであり、更に裏面からブレーキングの刃を入れるた め膜にダメージを与えないため良好な特性、および端面 が得られると考えられる。

(実施の形態5) n型電極形成までは前述と全く同様の 工程で行う。本実施の形態の基板裏面のラフネスRaは 204Åであった。<11-20>方向へウエハーの周 囲から1~2mm程度をスクライブすることにより、エ ピ面側に罫書き線をいれる。次に、ブレーキングによっ てウエハーをバーの状態に分割する。このブレーキング では、先に入れた罫書き線に一致するようにブレーキン グ刃をエピ面側(スクライブを入れた面と同じ面)から

ハーをバーに分割することが可能である。次に、バーの エピ面側<1-100>方向へウエハーの周囲1~2m m程度をスクライブすることにより罫書き線をいれる。 <1-100>方向へいれた罫書き線に一致するように ブレーキング刃をエピ面側(スクライブを入れた面と同 じ面)から当ててブレーキングする事により、一つのチ ップ単位に分割する。

【0031】上記で示した方法を用いて、2インチφの ウエハーから共振器長350μmのチップを多数得た。

【0032】本実施例に関して、用いたウエハーのRa は204Åであった。チップの切断面にクラック、チッ ピングが発生しておらず、外形不良の無い物であり、共 振器長が設定の350μm±3mに収まっているチップ の歩留まりは93%であった(図15)。

(実施の形態 6) n型電極形成までは前述と全く同様の 工程で行う。本実施の形態の基板裏面のラフネスRaは 127Åであった。<11-20>方向へウエハーの周 囲から1~2mm程度をスクライブすることにより、G a N基板側に罫書き線をいれる。次に、ブレーキングに よってウエハーをバーの状態に分割する。このブレーキ ングでは、先に入れた罫書き線に一致するようにブレー キング刃をGaN基板側(スクライブを入れた面と同じ 面) から当ててウエハーを押し割る。このようにするこ とでウエハーをバーに分割することが可能である。次 に、バーのGaN基板側<1-100>方向へウエハー の周囲1~2mm程度をスクライブすることにより罫書 き線をいれる。<1-100>方向へいれた罫書き線に 一致するようにブレーキング刃をGaN基板側(スクラ イブを入れた面と同じ面)から当ててブレーキングする 事により、一つのチップ単位に分割する。

【0033】上記で示した方法を用いて、2インチャの ウエハーから共振器長350μmのチップを多数得た。 【0034】本実施例に関して、用いたウエハーのRa は127Åであった。チップの切断面にクラック、チッ ピングが発生しておらず、外形不良の無い物であり、共 振器長が設定の350μm±3μmに収まっているチッ プの歩留まりは94%であった(図15)。

(実施の形態7) 図9に本実施の形態のチップ分割方法 の概略図を示す。1はp型電極、2はn型電極、3はエ ピ膜、4はGaN基板、5は罫書き線、6は割り溝であ

【0035】n型電極形成までは前述と全く同様の工程 で行う。本実施の形態の基板裏面のラフネスRaは86 Aであった。エピウエハーのエピ面側に、ダイヤモンド 針でスクライブすることにより、罫書き線5をいれる。 罫書く方向は窒化物半導体に対して<11-20>方向 である。罫書く部分はウエハーの周囲から1~2mm程 度である。次に素子分割の際の意図しない方向への横割 れを防ぐために、GaN基板側に割り溝6を<11-2

ットし、該エピウエハーのGaN基板側に、深さ30μ m、線幅20μm、ピツチ350μmの割り溝6を、< 11-20>方向に形成した。この時の、割り溝はエピ 面側に形成した罫書き線5と一致するようにアライメン トする。次に、先に入れた割り溝6に一致するようにブ レーキング刃をGaN基板側(スクライブを入れた面と 逆面) から当ててウエハーを押し割る。このようにする ことで横割れの確立を大きく減少させ、ウエハーをバー の状態に分割することが可能である。

【0036】更に、バーのエピ面側に<1-100>方 10 向にダイヤモンド針でスクライブすることにより、罫書 き線をいれる。罫書く部分はウエハーの周囲から1~2 mm程度である。次に、ブレーキング刃をGaN基板側 (スクライブを入れた面と逆面) から当ててバーを押し 割りチップに分割する。

【0037】上記で示した方法を用いて、2インチャの ウエハーから共振器長750μmのチップを多数得た。 本実施例に関して、用いたウエハーのRaは86Åであ った。チップの切断面にクラック、チッピングが発生し ておらず、外形不良の無い物であり、共振器長が設定の 1000μm±3μmに収まっているチップの歩留まり は93%であった(図15)。

(実施の形態8)図10、図11に本実施の形態のチッ プ分割方法の概略図を示す。111はp型電極、112 はn型電極、113はエピ膜、114はGaN基板、1 15は罫書き線である。研削、研磨工程までは前述と同 様の手順で行う。n型電極の形成は、これまでの実施の 形態とは異なる。本実施の形態の基板裏面のラフネスR aは86Åであった。次に、エピウエハーを裏返しにし 30 て、GaN基板側に、Ti (30nm) / A1 (200 nm) によるn型電極112を裏面全体に形成する。こ こで、前記エピウエハーのGaN基板114側に、つま りn型電極112に、ダイヤモンド針でスクライブする ことにより、罫書き線115をいれる。罫書く部分はウ エハーの周囲から1~2mm程度である。方向は、窒化 物半導体に対してく11-20>方向である。この際、 n型電極112の膜厚は1500nm以上であった場 合、スクライブを入れる際、電極が邪魔し針が基板面ま で到達しないために非常に割れにくくなり、スクライブ 40 だけて分割するのは難しい。この様な、スクライブによ り十分罫書く事ができない状態でブレーキングによって 素子を分割しても歩留まりは40%以下に大幅に低下し てしまう。このため、n型電極を形成した部分をスクラ イブする際、n型電極の膜厚は、積層する場合であって も1500nm以下にする必要がある。次に、GaN基 板側に入れた罫書き線に一致するようにブレーキング刃 をエピ面側(スクライブを入れた面と逆面)から当てて ウエハーを押し割り図11に示すバー121の状態に分 割する。次に、GaN基板側に<1-100>方向にダ 0>方向に形成する。前記エピウエハーをダイサーにセ 50 イヤモンド針でスクライブすることにより、罫書き線1

30

11

【0038】本実施例に関して、用いたウエハーのRaは86Åであった。チップの切断面にクラック、チッピングが発生しておらず、外形不良の無い物であり、共振器長が設定の $250\mu$ m± $3\mu$ mに収まっているチップの歩留まりは93%であった(図15)。

【0039】以上のように、裏面全面にn型電極が形成されている場合であっても、n電極の膜厚を1500nm以下にする事で、通常のスクライブにより歩留まり良く分割する事ができた。更に、罫書く部分を実施の形態2のようにウエハーの端から端まで罫書いた場合であっても90%以上の歩留まりであった。

(実施の形態9) n型電極形成までは、実施の形態8と同様の手順で行う。本実施の形態の基板裏面のラフネスRaは5Aであった。ここで、前記エピウエハーのエピ面側に、ダイヤモンド針でスクライブすることにより、野書き線をいれる。野書く部分はウエハーの周囲から1~2mm程度である。方向は、窒化物半導体に対してく11-20>方向である。次に、エピ面側に入れた野書き線に一致するようにブレーキング刃をGaN基板側(スクライブを入れた面と逆面)から当ててウエハーを押し割りバーの状態に分割する。次に、バーのエピ面側にく1-100>方向にダイヤモンド針でスクライブすることにより、野書き線をいれる。野書く部分はウエハ

ーの周囲から1~2mm程度である。次に、ブレーキング刃をGaN基板側(スクライブを入れた面と逆面)か

ら当ててバーを押し割りチップに分割する。この様な分割方法で、2インチャのウエハーから550μm角のチ

ップを多数得た。

【0040】本実施例に関して、用いたウエハーのRaは5Åであった。チップの切断面にクラック、チッピングが発生しておらず、外形不良の無い物であり、共振器長が設定の $550\mu$ m± $3\mu$ mに収まっているチップの歩留まりは97%であった(図15)。

【0041】以上のように、裏面全面にn型電極が形成されている場合であっても、通常のスクライブにより歩 40 留まり良く分割する事ができた。

【0042】さらに、本実施の形態で示した劈開方法で、形成された端面は平坦性が高い良好なミラー面がえられる事が分かった。AFMで劈開端面のラフネスを測定したところ、RMS=0.1 nm程度であった。測定方向は基板面に平行方向に長さ  $4\mu$ m測定した。本実施の形態で作成されたレーザ素子はミラー損失が他の方法で劈開した場合に比べ低く、20%程度、低閾値の駆動電流で発振することが分かった。これは、活性層が近い、エピ面側をスクライブして罫書き線を入れた方が、

活性層から遠い基板裏面に罫書き線を入れるより、劈開される際、端面が荒れるなどの影響が少ないためであり、更に裏面からブレーキングの刃を入れるため膜にダメージを与えないため良好な特性、および端面が得られると考えられる。

(実施の形態10) 図12、図13に本実施の形態のチ ップ分割方法の概略図を示す。131はp型電極、13 2はn型電極、133はエピ膜、134はGaN基板、 135は罫書き線、136は割り溝である。n型電極形 10 成工程までは、実施の形態8と同様の手順で行う。本実 施の形態の基板理面のラフネスRaは185Åであっ た。ここで、前記エピウエハーのエピ面側に、ダイヤモ ンド針でスクライブすることにより、罫書き線135を いれる。 罫書く部分はウエハーの周囲から1~2mm程 度である。方向は、窒化物半導体に対して<11-20 >方向である。次に素子分割の際の意図しない方向への 横割れを防ぐために、GaN基板側に割り溝136を形 成する。前記エピウエハーをダイサーにセットし、該エ ピウエハーのGaN基板側に、深さ30μm、線幅20 μm、ピツチ350μmの割り溝136を、<11-2 0>方向に形成した。この時の、割り溝はGaN基板側 に形成した罫書き線と一致するようにアライメントす る。次に先に入れた割り溝に一致するようにブレーキン グ刃をエピ面側(スクライブを入れた面と逆面)から当 ててウエハーを押し割る。このようにすることで、ウエ ハーを図13に示すバー141の状態に分割することか 可能である。

【0043】次に、バーのエピ面側にく11-20>方向にダイヤモンド針でスクライブすることにより、罫書き線142をいれる。罫書く部分はウエハーの周囲から $1\sim2$  mm程度である。前記バーをダイサーにセットし、該バーのGaN基板側に、深さ $30\mu$ m、線幅 $20\mu$ m、ピッチ $350\mu$ mの割り溝144を、<11-20>方向に形成した。この時の、割り溝144はGaN基板側に形成した野書き線と一致するようにアライメントする。次に、ブレーキング刃をGaN基板側(スクライブを入れた面と逆面)から当ててバーを押し割りチップに分割する。この様な分割方法で、2100年のウエハーから $350\mu$ m角のチップを多数得た。

0 【0044】本実施例に関して、用いたウエハーのRaは185Åであった。チップの切断面にクラック、チッピングが発生しておらず、外形不良の無い物であり、共振器長が設定の550μm±3μmに収まっているチップの歩留まりは95%であった(図15)。

【0045】以上のように、裏面全面にn型電極が形成されている場合であっても、通常のスクライブにより歩留まり良く分割する事がてきた。更に、罫書く部分を実施の形態2のようにウエハーの端から端まで罫書いた場合てあっても90%以上の歩留まりであった。

50 【0046】なお、実施の形態1~10において、Ga

N基板は塩素がドープされている基板を用いた。しかしノンドープのG a N基板、または $1 \times 10^{17}$  c  $m^{-3}$  から $1 \times 10^{20}$  c  $m^{-3}$  程度、酸素ドープされたG a N基板であっても、分割する際の歩留まりは上記で述べた結果と同じであった。

【0047】上記実施の形態1~10では、ダイシングにより割り溝を形成して、スクライブにより分割、スクライブにより野書き線を入れて分割、スクライブにより試料の端だけに罫書き線を入れて試料の劈開性を利用して劈開で分割する方法を用いた。素子を分割する際は、格子状に2方向から、上記で示した方法を用い分割しなくてはならない。この場合、実施の形態7に示すように1方向は罫書き線を入れて、もう1方向ばダイシングにより割り溝を形成して分割しているが、このように異なる分割方法を用いても何ら上記、実施の形態に問題はない。

【0048】また今回、研磨工程を終了したGaN基板の最終的な膜厚は100nmとしたが基板膜厚の範囲として40umから440umの範囲が好ましい。440um以上では基板裏面のラフネスRaを300Å以下に割御した場合であっても上記に示した効果が見られず、分割の歩留まりは50%以下に低下した。更に、40um以下にすると、膜に過度にかかる歪の効果のために基板裏面のラフネスRaを300Å以下に制御した場合であっても、意図しない方向にクラックが入る等の問題が確認され、分割の歩留まりは、やはり50%以下に低下してしまった。

#### [0049]

【発明の効果】本発明の構造を用いることによって、窒化物半導体基板の裏面ラフネスを制御することによって、精度良く、歩留まりも90%以上で半導体レーザ素子をチップに分割することができ、更に良好な端面を得ることが可能となった。

#### 【図面の簡単な説明】

【図1】本発明のチップ分割方法により分割された発光 素子の構造を示す断面図である。

【図2】本発明によるチップ分割方法のプロセス手順の 概略図である。

【図3】実施の形態1に示したウエハーの概略図であ

【図4】実施の形態1に示したバーの概略図である。

【図5】実施の形態2に示したウエハーの概略図である。

【図6】実施の形態2に示したバーの概略図である。

【図7】実施の形態3に示したウエハーの概略図である。

【図8】実施の形態3に示したバーの概略図である。

【図9】実施の形態5に示したウエハーの概略図である。

【図10】実施の形態7に示したウエハーの概略図であ ス

【図11】実施の形態7に示したバーの概略図である。

【図12】実施の形態9に示したウエハーの概略図である。

【図13】実施の形態9に示したバーの概略図である。

0 【図14】従来例のチップ分割方法により分割したウエハーの劈開方向の概略図である。

【図15】GaN基板のラフネスと歩留まりの相関図で ある。

【図16】従来例のチップ分割方法により分割された発 光素子の構造を示す断面図である。

#### 【符号の説明】

1, 107, 111, 131, 209, 303, 40

1、601、801…p型電極

2, 106, 112, 132, 210, 304, 40

20 2、602、802…n型電極

3、113、133、302、403、603、803 …エピ膜

4、114、200、134、404、604、804 …Ga N基板

5, 115, 122, 135, 142, 405, 50

2、605、702、805、902…罫書き線

6、136、144…割り溝

100…n型GaN基板

101…n型GaNバッファ層

30 102…n型Al<sub>xi</sub>Ga<sub>yi</sub>In<sub>1-x1-y1</sub>Nクラッド層

103…活性層

104…p型Al<sub>x2</sub>Ga<sub>y2</sub>In<sub>1-x2-y2</sub>Nクラッド層

105…p型GaNコンタクト層

108...SiO<sub>2</sub>

121、141、501、701、901…バー

123、143、503、703、903…チップ

201 nクラッド層n-Alo.or Gao.93 N

202 nガイド層n-GaN

203 MQW活性層

40 204 拡散防止層 p-Alo.19 Gao.81 N

205 pガイド層p-GaN、


206 pクラッド層p-Alo.o7 Gao.93 N

207 SiO2 誘電体膜


208 pコンタクト層p-GaN

301…塩素ドーピングされたGaN基板








### 【図2】




[図4]











【図7】




903


【図9】




[図10]








【図12】



【図13】



【図16】

